Email:[email protected]
榜單金額:500萬元 實施期限:不超過3年 二、技術(shù)攻關(guān)類企業(yè)出題項目榜單 (十)80GSa/s 8bit ADC集成芯片研制 需求目標:研發(fā)超高速ADC集成芯片,實現(xiàn)ADC高端芯片及相關(guān)設備國產(chǎn)自主可控為主要目標;攻克高精度超寬帶采樣電路設計技術(shù),實現(xiàn)采樣帶寬高于18GHz、有效位數(shù)高于7bit的寬帶采樣電路;攻克高速子ADC核設計和多路子ADC時間交織技術(shù),采用優(yōu)化的電路方案降低子ADC核的功耗和面積開銷,并通過自動校準算法實現(xiàn)多路子ADC的幅度、失調(diào)和Skew校準;攻克低時鐘抖動時鐘電路設計技術(shù),為多路子ADC核和多路高速串口產(chǎn)生低抖動、高相位準確度的時鐘信號,并支持片間相位同步以支撐采樣率進一步擴展;攻克高速串行接口設計技術(shù),實現(xiàn)數(shù)據(jù)率不低于25Gbps、且兼容JESD204C標準的高速串口,支持ADC轉(zhuǎn)換數(shù)據(jù)的高速低誤碼率傳輸;攻克超高速模數(shù)轉(zhuǎn)換器的高可靠封裝技術(shù),實現(xiàn)寄生效應小、散熱特性好的可靠性封裝;研發(fā)具有自主知識產(chǎn)權(quán)的超高采樣率ADC芯片,并搭建基于該芯片的信號采集系統(tǒng)。 考核指標: 1.實現(xiàn)高精度超寬帶采樣電路設計技術(shù),通過設計保證實現(xiàn)采樣帶寬高于18GHz、有效位數(shù)高于7bit的寬帶采樣電路。 2.芯片:研制80GSa/s ADC芯片,樣片不少于20片。 3.完成6項關(guān)鍵技術(shù):超高帶寬驅(qū)動電路與采樣網(wǎng)絡設計技術(shù)、時間插值技術(shù)的單通道ADC技術(shù)、多通道失配的自動校準技術(shù)、低時鐘抖動時鐘電路技術(shù)、超高速數(shù)據(jù)傳輸技術(shù)和高可靠封裝技術(shù)。 4.采樣率:不低于80GSa/s,分辨率8bit,信號帶寬18GHz。 5.高速串口:支持自研JESD204C標準串口協(xié)議,單路串口數(shù)據(jù)率不低于25Gbps。 6.擴展功能:支持多種不同采樣率的工作模式,支持片內(nèi)DDC和快速跳頻功能。 7.實現(xiàn)高速數(shù)字存儲示波器整機配套。 需求企業(yè):成都玖錦科技有限公司 聯(lián)系人:李姝婷 18200395045 榜單金額:2800萬元 實施期限:不超過3年 (十一)巨型非合作商用衛(wèi)星星座合規(guī)與安全性管控與驗證關(guān)鍵技術(shù)及產(chǎn)業(yè)化 需求目標:針對國家對衛(wèi)星互聯(lián)網(wǎng)管控需求,包括阻斷跨境傳播、威脅信息與空天安全、有效網(wǎng)絡監(jiān)測技術(shù)以及監(jiān)管終端市場等,解決頻譜感知、盲源分離、無源定向、信息還原等技術(shù)難題;攻克基于深度學習的監(jiān)測、基于認知的衛(wèi)星互聯(lián)網(wǎng)安全知識圖譜、衛(wèi)星互聯(lián)網(wǎng)脆弱性分析、基于深度學習的頻譜感知、盲源分離、無源定向等監(jiān)測以及基于深度學習的密碼解算等關(guān)鍵技術(shù),實現(xiàn)對大數(shù)量、高動態(tài)、非合作、弱信號的感知能力,對未知加密數(shù)據(jù)具體的應用類型進行自動分析識別,執(zhí)行不同的解密策略模式;以巨型非合作商用衛(wèi)星星座仿真驗證平臺為基礎(chǔ),集成軟/硬件技術(shù),構(gòu)建衛(wèi)星互聯(lián)網(wǎng)靶場;面向典型行業(yè)開展示范驗證,為實現(xiàn)衛(wèi)星互聯(lián)網(wǎng)“資源可管可控、干擾可知可查”的安全技術(shù)產(chǎn)業(yè)化奠定堅實的基礎(chǔ)。